0647-91010274

我们只用绿色的食品原料

亚博电子游戏平台零食加工厂,只为您的健康着想

MotionJPEG视频压缩IP核的设计与实现

2022-06-27 23:05上一篇:监控硬盘数据受损如何恢复? |下一篇:没有了

本文摘要:章节 随着多媒体技术及通信技术的较慢发展,在嵌入式平台上构建倒数图像压缩的市场需求已显得日益普遍。常用的系统结构是独立国家处理器配上和专用图像压缩芯片或者是要用一个低主频的数字信号处理器已完成主要功能。 但随着大规模集成电路技术的发展及市场对产品低成本的拒绝大大提升,一种新的在嵌入式平台上构建倒数图像压缩的系统结构于是以逐步沦为上述两种系统结构的替代者。这种新的结构就是Altera公司明确提出的基于Avalon总线的SOPC结构。

亚博国际游戏官网

章节  随着多媒体技术及通信技术的较慢发展,在嵌入式平台上构建倒数图像压缩的市场需求已显得日益普遍。常用的系统结构是独立国家处理器配上和专用图像压缩芯片或者是要用一个低主频的数字信号处理器已完成主要功能。

但随着大规模集成电路技术的发展及市场对产品低成本的拒绝大大提升,一种新的在嵌入式平台上构建倒数图像压缩的系统结构于是以逐步沦为上述两种系统结构的替代者。这种新的结构就是Altera公司明确提出的基于Avalon总线的SOPC结构。SOPC结构可以把处理器,图像压缩IP核,通讯单元及掌控单元构建到一块FPGA芯片上。

较之以往的结构,不但很大地节约了系统资源和成本,堪称增加了系统的复杂度。特别是在是可以用硬件电路构建软件处置十分耗时的运算功能,使得在较低主频,低功耗的嵌入式平台上构建倒数图像动态传输变成有可能。倒数图像压缩IP核也沦为整个SOPC系统的一个关键部件。

现有的MPEG系列,H26X系列IP比对FPGA的芯片资源及性能拒绝极高,无法符合系统对低成本,低功耗的拒绝。所以设计一个合适低成本,低功耗的FPGA芯片的视频压缩IP核显得极为重要。

这即拒绝压缩算法的复杂度无法太高,又拒绝有必要的传输效果,MotionJPEG算法刚好符合上述拒绝。  1.MotionJPEG压缩算法概述  MotionJPEG是一种基于静态图像JPEG传输标准的动态图像压缩标准,传输时将倒数图像的每一个帧视作一幅静止图像展开传输,从而可以分解序列化运动图像。传输时不对帧间的时间校验展开传输,虽然减少了压缩比,但也同时减少了复杂度,更容易硬件电路构建。

MotionJPEG标准所根据的算法是基于线性余弦转换和熵编码,关键技术有二维线性余弦转换、分析、差分编码、霍夫曼编码和游程编码等。单帧的处理过程如下图右图。    2.IP核的结构设计  2.1二维线性余弦转换模块  二维线性余弦转换是由一维线性余弦转换派生而来的,所以可以用两个级联的一维线性余弦转换构建。

亚博游戏官网网址

构建时要留意第一级一维线性余弦转换模块产生的结果无法必要作为第二级一维线性余弦转换模块的输入量,而是等到第一级一维线性余弦转换模块产生的结果构成一个88的矩阵后,对这个88的矩阵做到特征向量处置,再行把特征向量后获得的矩阵按行扫瞄的顺序输入,这时输入的数据才能作为第二级一维线性余弦转换模块的输入量。  二维线性余弦转换模块处置的对象是88的像素矩阵,来自其前一级模块预处理模块。预处理模块一个时钟周期不能输入一个数据,为了符合二维线性余弦转换模块中第一级一维线性余弦转换模块一次运算必须8个输出数据的拒绝,利用一个串行并转分段模块,把每个时钟周期内预处理模块输入的一个数据内存一起,当数据凑满8个后再行一次传授给二维线性余弦转换模块。

  二维线性余弦转换模块输入的数据是88的二维线性余弦系数矩阵,传送给其后一级模块分析模块。分析模块一个时钟周期不能接管一个数据,为了符合二维线性余弦转换模块中第二级一维线性余弦转换模块一次运算产生8个输入数据的条件,用于一个分段并转串行模块,把间隔8个时钟周期二维线性余弦转换模块输入一次的8个数据内存一起,在等候下一次二维线性余弦转换模块输入数据的8个时钟周期的等候隔内,把数据串行传授给分析模块。  2.1.1第一级一维线性余弦转换模块  根据一维线性余弦转换的定义和cos函数的有序对称性,参照WeipingLi明确提出的SkewCircularConvolution的概念,需要使一维线性余弦转换超过十分精简的硬件架构。

亚博游戏官网网址

但是考虑到处置的对看起来倒数帧这个条件,速度就沦为主要因素,因此没几乎依照其明确提出的方法,而是必要的减少电路面积来够建新的11阶全流水线结构,从而取得仅次于的运算速度。处理过程可区分为4个阶段。  阶段1:消耗3个时钟周期,已完成8位有符号数的以此类推运算,结果为9位有符号数。

  阶段2:消耗2个时钟周期,已完成9位有符号数的相同系数乘法,因为乘的系数是小数,所以要把小数切换为二进制回应。  阶段2中的乘法操作者是用EP2C35芯片中的28个嵌入式乘法单元构建的。EP2C35芯片中共有70个嵌入式乘法单元,一个嵌入式乘法单元可以构建两个9位数的乘法,两个嵌入式乘法单元并联可以构建两个小于9位大于18位数的乘法。

根据这一特性,假如在阶段1中构建乘法会因输入量是8位而浪费了一个嵌入式乘法单元的全部能力,假如在阶段3或阶段4中构建乘法又不会因输入量或系数中每个元素的长度小于9位而消耗两个嵌入式乘法单元去已完成一个乘法操作者,又很不经济。所以在阶段2中构建乘法操作者是尤为合理的,阶段2的输入量为9位,刚好消耗一个个嵌入式乘法单元。这也同时拒绝乘法中的相同系数的位数为9位,位数的过多或过较少都无法充分利用芯片上的硬件资源。

  阶段3:消耗3个时钟周期已完成9位有符号数的以此类推运算,结果为9位有符号数。一般的9位有符号数的以此类推的结果应当用10位有符号数来回应,因为进制操作者或借位操作者造成结果的位数从9位快速增长到10位。

但是阶段3的输出序列是由9位有符号数除以相同系数获得的,且相同系数的值都大于0.5,所以序列之间的以此类推操作者会引发进制操作者或借位操作者,9位有符号数充足回应以此类推操作者的结果序列。  阶段4:消耗3个时钟周期已完成9位有符号数的以此类推运算,结果为10位有符号数,也是第一级一维线性余弦转换的最后结果。


本文关键词:MotionJPEG,视频,压缩,核,的,设计,与,实现,章节,亚博游戏官网网址

本文来源:亚博电子游戏平台-www.er5he2.com